<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="file#cache.circ" name="7"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(390,440)" to="(480,440)"/>
    <wire from="(340,390)" to="(390,390)"/>
    <wire from="(390,290)" to="(390,300)"/>
    <wire from="(430,290)" to="(430,300)"/>
    <wire from="(390,390)" to="(390,440)"/>
    <wire from="(570,380)" to="(590,380)"/>
    <wire from="(310,240)" to="(370,240)"/>
    <wire from="(430,300)" to="(430,320)"/>
    <wire from="(410,290)" to="(410,300)"/>
    <wire from="(410,380)" to="(430,380)"/>
    <wire from="(430,320)" to="(590,320)"/>
    <wire from="(590,320)" to="(590,380)"/>
    <wire from="(410,300)" to="(410,380)"/>
    <wire from="(450,240)" to="(510,240)"/>
    <wire from="(390,300)" to="(390,390)"/>
    <wire from="(480,420)" to="(480,440)"/>
    <wire from="(310,270)" to="(370,270)"/>
    <comp lib="4" loc="(570,380)" name="ROM">
      <a name="addrWidth" val="6"/>
      <a name="dataWidth" val="32"/>
      <a name="contents">addr/data: 6 32
abcdef01 ca7f00d5 cafed00f f00dd00d b453b411 f007b411 5c00ba 12345678
</a>
    </comp>
    <comp lib="0" loc="(510,240)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Data"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(310,270)" name="Clock"/>
    <comp lib="6" loc="(330,373)" name="Text">
      <a name="text" val="Reading ROM"/>
    </comp>
    <comp lib="5" loc="(340,390)" name="LED">
      <a name="facing" val="east"/>
    </comp>
    <comp lib="0" loc="(310,240)" name="Pin">
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Address"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="7" loc="(450,240)" name="main"/>
  </circuit>
</project>
